[Verilog프로그래밍] 동기식 counter
페이지 정보
작성일 23-03-13 16:45
본문
Download : [Verilog프로그래밍] 동기식 c.hwp
보통은 clock이 상승에지이냐 하강에지이냐에 따라서 출력값들이 影響(영향)을 받도록 설계를 한다.
0 1 x parallel load
- 동기 제어신호와 비동기 제어신호에 대한 이해
Download : [Verilog프로그래밍] 동기식 c.hwp( 45 )
레포트 > 공학,기술계열
- 여러 가지 순차회로에 대한 동작 이해
1. 목적 지금까지 배운 Verilog에 대한 지식을 활용하여 여러 가지 순차회로를 설계함 2. 기초지식 - 여러 가지 순차회로에 대한 동작 이해 레지스터
순서
매 클럭마다 정해진 손서에 따라서 상태값이 변하는 레지스터를 말한다. 컨트롤이 편하기 때문이다.
0 01 count (증가)
parallel load는 병렬 로드로 기존 값에 상관 없이 data값을 그대로 출력하는 것을 말하고 count는 주어진 진수에 맞추어 reset0이고 load0 enable1일 때 증가한다.
지금까지 배운 Verilog에 대한 지식을 활용하여 여러 가지 순차회로를 설계함
1. 목적
다.설명
![[Verilog프로그래밍] 동기식 c-4556_01.jpg](https://sales.happyreport.co.kr/prev/201304/%5BVerilog%ED%94%84%EB%A1%9C%EA%B7%B8%EB%9E%98%EB%B0%8D%5D%20%EB%8F%99%EA%B8%B0%EC%8B%9D%20c-4556_01.jpg)
![[Verilog프로그래밍] 동기식 c-4556_02_.jpg](https://sales.happyreport.co.kr/prev/201304/%5BVerilog%ED%94%84%EB%A1%9C%EA%B7%B8%EB%9E%98%EB%B0%8D%5D%20%EB%8F%99%EA%B8%B0%EC%8B%9D%20c-4556_02_.jpg)
![[Verilog프로그래밍] 동기식 c-4556_03_.jpg](https://sales.happyreport.co.kr/prev/201304/%5BVerilog%ED%94%84%EB%A1%9C%EA%B7%B8%EB%9E%98%EB%B0%8D%5D%20%EB%8F%99%EA%B8%B0%EC%8B%9D%20c-4556_03_.jpg)
레지스터
0 00 변화없음
[Verilog프로그래밍] 동기식 counter
reset load enable 동작
2. 기초지식
Verilog프로그래밍,동기식 counter
1 x x reset (출력 0)
제어신도 모두가 0일 때는 변화 없다.
이번 숙제의 경우 아래의 동작을 해야한다. 카운터의 모든 상태가 클럭에 따라서만 변하면 이것은 동기식 카운터 그렇지 않으면 비 동기식 카운터라고 한다. 클럭에 따라 변하면 동기식 카운터 그렇지 않으면 비 동기식 카운터라고 한다. 카운터를 예로들어 설명하겠다.
