저항의 합성 및 KCL/KVL 법칙 전기회로 實驗(실험) 및 설계 實驗(실험)(2) 3주차 결과보고서
페이지 정보
작성일 23-03-07 10:23
본문
Download : 전기회로 실험 및 설계 실험(2) 3.hwp
병렬연결에서의 합성저항의 크기의 역수는 각 저항의 역수의 합과 같다. 세 개의 저항을 모두 으로 설정하여 회로를 구성하였다. 또한 병렬 연결시 작은 저항의 크기를 따라가므로 같은 저항을 사용한 경우 직렬 연결한 저항회로의 합성저항의 크기보다 작아지게 된다된다. 측정값은 10.018V, 0.9855, 0.9888, 0.9898, 0.9894(그림6 의 저항)와 같이 나타난다. 이 實驗에서 나타나는 오차로는 저항의 공정상의 오차와 측정(測定) 시 Multi-meter의 내부저항에 의한 오차로 인하여 오차가 나타날 수 있다아 하지만 이를 모두 고려하더라도 저항의 합성을 확인하는 데에 문제가 없었다.
전기회로 전기회로실험 홍익대 전기회로실험보고서 전자전기공학부 전기회로 실험 및 설계 실험(2)
Download : 전기회로 실험 및 설계 실험(2) 3.hwp( 24 )
입력전압을 로 설정하여 회로를 구성한다. 전기회로이론에서 배웠던 mesh방법으로 각 전압을 이라 했을 때 각 저항에 비례하여 전압을 구할 수 있다. 세 개의 저항을 모두 으로 설정하여 회로를 구성하였다.
순서
첫 번째 實驗은 직렬 및 병렬 저항회로를 구성하여 각 연결에서의 저항의 합성에 대하여 확인하는 實驗이었다.레포트 > 공학,기술계열
%203-9883_01.jpg)
%203-9883_02_.jpg)
%203-9883_03_.jpg)
%203-9883_04_.jpg)
%203-9883_05_.jpg)
두 번째 實驗은 가변저항을 이용하여 전압/전류 분배법칙을 확인해 보았다.
설명
저항의 합성 및 KCL/KVL 법칙 전기회로 實驗(실험) 및 설계 實驗(실험)(2) 3주차 결과보고서
다. 전기회로理論(이론)에서 배웠던 mesh방법으로 각 전압을 이라 했을 때 각 저항에 비례하여 전압을 구할 수 있다 각 저항에는 같은 전류가 흐르기 때문에 공정상의 오차로 인하여 생기는 전압의 오차를 제외하고서는 KVL법칙이 성립한다고 판단할 수 있다 다음의 理論(이론)값과 측정값의 오차를 확인해본다. 반면 병렬회로에서의 저항의 합성은 다르게 나타났다. 즉 흐르는 전류는 저항 값에 반비례하여 나타나게 된다된다. 가변저항을 사용하는 이유는 두 개의 저항의 비를 조절하여 병렬연결일 때의 저항의 크기로 전류 분배법칙을 확인하려 함이다.
입력전압을 로 설정하여 회로를 구성한다. 각 저항에는 같은 전류가 흐르기 때문에 공정상의 오차로 인하여 생기는 전압의 오차를 제외하고서는 KVL법칙이 성립한다고 판단할 수 있다. 측정값은 10.018V, 0.9855, 0.9888, 0.9898, 0.9894(그림6 의 저항)와 같이 나타난다. 직렬 연결된 회로에서의 전압 분배법칙은 저항 값에 비례하여 나타나고 병렬 연결된 회로에서의 전류 분배법칙은 반대 저항의 저항 값과 비례하여 전류가 흐르게 된다된다. 가변저항을 사용할 때에는 가변저항의 값이 중간정도에 오게 하여 저항이 0에 가깝게 되어 과전류가 흐르지 않게 하여 가변저항이 타지 않게 조심하여야 한다. 다음의 이론값과 측정값의 오차를 확인해본다. 직렬회로에서의 저항의 합성은 각 저항의 합이 합성 저항의 크기와 같음을 알 수 있었다.
